[lang_hl=es,Español]Enlace permanente[/lang_hl] [lang_hl=en,English]Permalink[/lang_hl]

[lang_hl=es,Español]Parece que una de las principales mejoras cuantitativas de la futura arquitectura de 10nm (en sustitución de Ice Lake) será el aumento de la caché de tercer nivel. En concreto, Tiger Lake-U aumentará dicha memoria un 50%, de 8 a 12Mb. Además vendrá con el set de instrucciones AVX512, aunque no será completo debido a la falta de soporte nativo para el tipo de dato bfloat16.[/lang_hl] [lang_hl=en,English]This post has no content in English. The post in Spanish will be shown: [/lang_hl]

[lang_hl=en,English]Parece que una de las principales mejoras cuantitativas de la futura arquitectura de 10nm (en sustitución de Ice Lake) será el aumento de la caché de tercer nivel. En concreto, Tiger Lake-U aumentará dicha memoria un 50%, de 8 a 12Mb. Además vendrá con el set de instrucciones AVX512, aunque no será completo debido a la falta de soporte nativo para el tipo de dato bfloat16.[/lang_hl]

17 de Septiembre de 2019

 [lang_hl=es,Español]#intel, [/lang_hl] [lang_hl=en,English]#intel, [/lang_hl]  [lang_hl=es,Español]Fuentes: [/lang_hl] [lang_hl=en,English]Sources: [/lang_hl]tomshardware.com

+0