Enlace permanente

Parece que una de las principales mejoras cuantitativas de la futura arquitectura de 10nm (en sustitución de Ice Lake) será el aumento de la caché de tercer nivel. En concreto, Tiger Lake-U aumentará dicha memoria un 50%, de 8 a 12Mb. Además vendrá con el set de instrucciones AVX512, aunque no será completo debido a la falta de soporte nativo para el tipo de dato bfloat16.

17 de September de 2019

 intel Fuente

+15

comentarios:

Comentar ▼