|
| |
[46 entradas]
[40 entradas]
[21 entradas]
[19 entradas]
[14 entradas]
[14 entradas]
[13 entradas]
[12 entradas]
[11 entradas]
[11 entradas]
[10 entradas]
[10 entradas]
[9 entradas]
[9 entradas]
[8 entradas]
[7 entradas]
[7 entradas]
[7 entradas]
[7 entradas]
[6 entradas]
[6 entradas]
[6 entradas]
[6 entradas]
[6 entradas]
[5 entradas]
[5 entradas]
[5 entradas]
[5 entradas]
[5 entradas]
[5 entradas]
[5 entradas]
[5 entradas]
[5 entradas]
[5 entradas]
[4 entradas]
[4 entradas]
[4 entradas]
[4 entradas]
[4 entradas]
[4 entradas]
[4 entradas]
[4 entradas]
[4 entradas]
[4 entradas]
[3 entradas]
[3 entradas]
[3 entradas]
[3 entradas]
[3 entradas]
[3 entradas]
[3 entradas]
[3 entradas]
[3 entradas]
[3 entradas]
[3 entradas]
[3 entradas]
[3 entradas]
[3 entradas]
[3 entradas]
[3 entradas]
[3 entradas]
[3 entradas]
[3 entradas]
[3 entradas]
[3 entradas]
[3 entradas]
Noticias
Noticia
Tiger Lake engorda en caché
Parece que una de las principales mejoras cuantitativas de la futura arquitectura de 10nm (en sustitución de Ice Lake) será el aumento de la caché de tercer nivel. En concreto, Tiger Lake-U aumentará dicha memoria un 50%, de 8 a 12Mb. Además vendrá con el set de instrucciones AVX512, aunque no será completo debido a la falta de soporte nativo para el tipo de dato bfloat16. 
17 de September de 2019
Fuente
+15
comentarios:
Últimas respuestas en el foro
Últimos videos
Título
Fecha
29/09/2024
29/09/2024
29/09/2024
29/09/2024
29/09/2024
Latest CPU validations
User
Model
Mode
Date
Latest motherboard validations
User
Model
Date
Latest computer validations
User
Model
Date
Latest RAM validations
User
Model
Date
Síguenos
Portada Hardlimit - Ver. 1.4.3